ترجمه مقاله طراحی سخت افزار و نرم افزار برای آزمایش آنلاین در ریزپزدازنده ها

ترجمه مقاله طراحی سخت افزار و نرم افزار برای آزمایش آنلاین در ریزپزدازنده ها
عنوان انگلیسی مقاله: Hardware/Software Codesign Architecture for Online Testing in Chip Multiprocessors
عنوان فارسی مقاله: معماری طراحی شراکتی سخت افزار / نرم افزار برای آزمایش آنلاین در ریزپزدازنده های تراشه
دسته: تحقیقات علمی
فرمت فایل ترجمه شده: WORD (قابل ویرایش)
تعداد صفحات فایل ترجمه شده: 41
لینک دریافت رایگان نسخه انگلیسی مقاله: دانلود
ترجمه ی سلیس و روان مقاله آماده ی خرید می باشد.
_______________________________________
چکیده ترجمه:
همانطور که صنعت نیمه رسانا فشار بی رحمانه خود را به وسیله فناوری های نانو CMOS ادامه می دهد ، قابلیت اطمینان طولانی مدت دستگاه و وقوع خطاهای دشوار به عنوان نگرانی عمده ای پدیدار شده است. قابلیت اطمینان طولانی مدت دستگاه شامل تنزل پارامتری است که منجر به اتلاف عملکرد و نیز خطاهای دشوار می گردد که موجب اتلاف functionality می شود. در نقشه جاده ITRS گزارش شده است که تأثیر آزمایش سوختن مرسوم در افزایش عمر محصول در حال فرسوده شدن است. بنابراین به منظور حصول اطمینان از قابلیت اطمینان کافی محصول ، کشف خطا و پیکربندی مجدد سیستم می بایست در زمان اجرا در میدان انجام شود. گرچه ساختارهای حافظه منظم در مقابل خطاهای دشوار با استفاده از کدهای تصحیح خطا حفاظت شده اند ، بسیاری از ساختارها در داخل هسته ها فاقد حفاظ باقی مانده اند. چندین روش آزمایش آنلاین مطرح شده به آزمایش همزمان متکی اند یا به صورت دوره ای در فواصل معین صحت را کنترل می کنند. این روش ها به علت تلاش طراحی قابل توجه و هزینه سخت افزاری جالب توجه اما محدود هستند. علاوه بر این کمبود قابل مشاهده بودن و قابل کنترل بودن حالات ریزمعماری منجر به رکود طولانی و ذخیره سازی وسیعی از الگوهای Golden می گردد. ما در این مقاله یک الگوی کم هزینه را به منظور کشف و اشکال زدایی خطاهای دشوار به وسیله دانه دانه بودن ریز در داخل هستته ها و در حال کار نگه داشتن هسته های معیوب با قابلیت و عملکرد تحلیل رفته بالقوه پیشنهاد می کنیم. راه حل شامل هر دو سخت افزار و نرم افزار زمان اجرا بر اساس مفهوم ماشین مجازی طراحی شراکتی می باشد که دارای قابلیتی جهت کشف ، اشکال زدایی و تفکیک خطاهای مشکل در ساختارهای آرایه غیر پنهان کوچک ، واحدهای اجرایی ، و منطق ترکیبی در داخل هسته ها است. ثبات های signature  سخت افزاری به منظور تسخیر ردّپای اجرا در خروجی واحد های در حال کار در داخل هسته ها مورد استفاده قرار می گیرند. یک لایه نرم افزاری زمان اجرای ( microvisor ) تابعی را همزمان بر روی چند هسته به منظور تسخیر ردپای signature  در سرتاسر هسته ها جهت کشف ، اشکال زدایی و تفکیک خطاهای دشوار آغاز می نماید. نتایج نشان می دهند که با استفاده از مجموعه هدفمندی از دنباله آزمایش تابعی ، خطاها می توانند برای یک سطح دانه دانه ریز در داخل هسته ها اشکال زدایی گردند. هزینه سخت افزاری الگو کمتر از سه درصد است ، در حالی که وظایف نرم افزار در سطح بالا انجام شده است و منجر به یک تلاش و هزینه طراحی نسبتا پایین می گردد.
___
توجه: این محصول به سفارش سایت میهن همکار تهیه و ثبت شده است و هرگونه کپی برداری از این فایل به منظور فروش، بدون اخطار قبلی منجر به پیگرد خواهد شد.

جهت دانلود محصول اینجا کلیک نمایید

مطالب مرتبط:


  1. هیچ نظری تا کنون برای این مطلب ارسال نشده است، اولین نفر باشید...

    نوشتن دیدگاه

بالا شمارنده 20file.vcp.ir Real PR >