عنوان انگلیسی مقاله:
Resistive Threshold Logic
عنوان فارسی مقاله:
منطق آستانه مقاومتی
_______________________________________
یک خانواده از منطقِ آستانه مبتنی بر مقاومت ارائه میدهیم که برای تقلید توابع منطق متغیر بزرگ شبه-مغزی در VLSI مفید است. سلول منطق بولی یونیورسال در یک تقسیمگر مقاومتی آنالوگ و مدار منطقِ آستانه ارائه شده است. تقسیمگر مقاومتی با استفاده از ممریستورها پیادهسازی شده، و ولتاژ خروجی را بصورت حاصلضرب جمع وزندار ولتاژهای ورودی فراهم میکند. خروجی تقسیمگر مقاومتی با استفاده از یک عملیات آستانه پیادهسازی شده توسط اینورتر CMOS و یا آپ امپ به یک مقدار باینری تبدیل میشود. ساختار سلولی یونیورسال برای کاهش
پیچیدگی پیادهسازی کلی و تعداد قطعات ارائه شده است. وقتی تعداد متغیرهای ورودی خیلی زیاد باشد، سلول پیشنهادی در مقایسه با مدارهای منطقی مبتنی بر CMOS مزایایی از قیبل ناحیه کوچکتر و طراحی ساده ارائه میدهد.
جهت دانلود و توضیحات بیشتر اینجا کلیک نمایید
نوشتن دیدگاه