سمینار مقایسه انواع تکنیک های کاهش توان در فلیپ فلاپ
محصول خریداری شده شامل فایل پاورپوینت، فایل ورد توضیحات هر اسلاید و فایل ورد اصلی سمینار است به طوری که میتوانید هر قسمت را به دلخواه خود ویرایش نمایید.
این سمینار شامل بررسی 23 مقاله در زمینه طراحی فلیپ فلاپ می باشد که هر مقاله جداگانه بررسی شده است در زیر قسمتی از چکیده سمینار آورده شده است.
چکیده:
در این تحقیق مقایسه ای بر روی تکنیکهای کاهش توان در مدارات فلیپ فلاپ انجام گرفته است همچنین چند مدار که این تکنیکها در آنها استفاده شده را بررسی میکنیم. باتوجه به این که تعداد مدارات بررسی شده محدود بوده نتایج حاصل شده ممکن است بطور کامل دقیق نبوده و ممکن است در مدارات دیگر نتیجه ای برخلاف بررسی های انجام شده داشته باشد.
نتایج بدست آمده نشان میدهد که برخی از تکنیکها ممکن است در مداری باعث بهینه شدن آن و یا عدم بهینه سازی آن گردد و یا حتی ممکن است تاثیر منفی بر عملکرد مدار داشته باشد.
به طور کلی همه تکنیکهایی که در این گزارش با یکدیگر مقایسه شده اند عبارتند از: مسدود کردن کلاک(کلاک شرطی) - کاهش ترانزیستورهای کلاک خور - کاهش خازن گره - مبدل سطح - تکنیک پیش شارژ - برداشتن Latch - کنترل ولتاژ خودی - تکنیک Dual Edge (مالتی پلکسر ) - Conditional Data Mapping - Conditional Capturing
1396/05/14 فلیپ فلاپ , تاخیر , تکنیک , کاهش توان , کاهش تاخیر , PDP , power delay , latch , لچ , مصرف توان , توان استاتیک , توان دینامیک , Flip Flop , delay , power موضوع سمینار : مقایسه انواع تکنیک های کاهش توان در فلیپ فلاپ | تعداد صفحات اسلاید : 52 | تعداد صفحات توضیحات : 47 | تعداد مقالات بررسی شده : 23 | مقطع سمینار : کارشناسی ارشد الکترونیک |
لینک محصول
http://archkala.zepo.ir/post/85390
نوشتن دیدگاه